Kioxia 将在 IEDM 2024 上发布新兴内存技术

摘要:

存储器解决方案提供商 Kioxia Corporation 今天宣布,该公司的研究论文已被 IEEE International Electron Devices Meeting (IEDM) 2024 接收,该会议将于 12 月 7 日至 11 日在美国旧金山举行,是一个享有盛誉的国际会议。

除了最先进的三维(3D)闪存技术 BiCS FLASH 之外,Kioxia 还擅长于新兴存储器解决方案的研究。 公司不断努力,以创新的存储器产品满足未来计算和存储系统的需求。

KL2sDsSPxISkIe5j.jpg

现有的计算系统利用 DRAM 作为主存储器设备,使 CPU 能够快速处理数据,同时利用闪存存储大量数据。 Kioxia 正在带头研发存储类内存 (SCM),这是一种在半导体存储器层次结构中介于 DRAM 和闪存之间的内存解决方案,旨在处理比 DRAM 更大的数据量和比闪存更高的速度。

在 IEDM 上,Kioxia 将分别针对这三个半导体存储器层推出尖端技术:利用氧化物半导体的新型 DRAM,重点是降低功耗;适用于 SCM 应用的更大容量 MRAM;以及具有出色位密度和性能的新型 3D 闪存结构。

新兴存储器技术:

  • 氧化物半导体沟道晶体管 DRAM (OCTRAM):

    • 该技术由 Nanya Technology 和 Kioxia Corporation 共同开发。 这两家公司开发的垂直晶体管通过改进制造工艺提高了电路集成度。 这两家公司通过利用氧化物半导体发挥晶体管的特性,实现了极低的漏电流。 这有可能降低人工智能和 5G 后通信系统以及物联网产品等广泛应用中的功耗: 采用 4F2 架构的氧化物半导体通道晶体管 DRAM (OCTRAM)

  • 高容量交叉点 MRAM 技术:

    • 该技术由 SK hynix 公司和 Kioxia 公司联合开发。 通过这项技术,这两家公司将适用于大容量的选择器与磁隧道结的单元技术相结合,并应用交叉点型阵列的精细加工技术,在 20.5 纳米的单元半间距范围内实现了 MRAM 有史以来最小的单元读/写操作。 随着单元的微型化,存储器的可靠性往往会降低。 这两家公司开发了一种潜在的解决方案,即利用选择器的瞬态响应和减少读出电路寄生电容的新读出方法。 这项技术可实际应用于人工智能和大数据处理。

    • 论文标题: 用于 64 Gb 交叉点 MRAM 的世界上最小的 1Selector-1MTJ 单元在低读取干扰率下的可靠存储器操作

  • 采用水平单元堆叠结构的下一代 3D 存储技术:

    • Kioxia 开发了一种新的 3D 结构,以提高可靠性并防止 NAND 型单元性能下降。 在传统结构中,当堆叠层数增加时,性能通常会下降。 与垂直排列 NAND 型单元的传统结构相比,新结构通过堆叠方式水平排列 NAND 型单元。 这种结构可以低成本实现高位密度和高可靠性的三维闪存。

    • 论文标题: 先进水平通道闪存的卓越可扩展性,适用于未来几代 3D 闪存

UIbkqLICJ5cHG5yi.jpg

查看评论
created by ceallan