AMD将推下一代Ryzen台式机处理器“Medusa Ridge” 更新cIOD
据 Yuri Bubliy（又名 1usmus，Hydra 调优软件和现已停产的 Ryzen DRAM 计算器的作者）称，AMD 正在向平台设计公司和原始设备制造商 (OEM) 等行业密切合作伙伴提供其基于“Zen 6”微架构的下一代 Ryzen 台式机处理器的样品。
Bubliy 又名 1usmus，是 Ryzen 专用 DRAM 计算器的开发者。他表示，AMD 将更新该处理器的电荷耦合器件 (CCD) 和客户端 I/O 芯片。
AMD 已确认正在台积电 N2（2 纳米）节点上构建“Zen 6”CCD，该节点已于今年早些时候进入风险生产阶段。预计该节点将于今年晚些时候准备好量产 2 纳米芯片。2 纳米节点的晶体管密度较目前的台积电 N4P 节点显著提升，AMD 的 8 核“Zen 5”CCD 正是基于该节点构建的。1usmus 和其他消息来源称，AMD 将利用该节点来增加每个 CCD 的 CPU 核心数量。
消息人士指出，AMD 可能会将每个 CCD 的核心数量增加到 12 个，并为 CCD 配备 48 MB 的 L3 缓存。目前我们尚不清楚所有 12 个核心是否会排列在一个 CCX 中，并配备 48 MB 的 L3 缓存；或者是否会采用双 CCX 布局，每个 CCX 包含 6 个核心，每个核心共享 24 MB 的 L3 缓存。
“Medusa Ridge”的另一项重大升级是其客户端 I/O 芯片 (cIOD)。AMD 预计将基于更新的 EUV 节点（例如 5 nm N5 或 4 nm N4P）构建其新一代 cIOD，这比目前的 6 nm N6 有了明显升级。
1usmus 表示，AMD 更新其 cIOD 的最大原因是内存控制器架构。AMD 预计将为“Medusa Point”配备全新的双内存控制器架构。每个插槽仍然有两个 DDR5 通道，但经过重新设计，以提高内存速度，使 AMD 能够在这方面赶上英特尔。至于 CPU 频率提升技术，例如 PBO 和 Curve Optimizer，预计不会有更新，1usmus 认为 Hydra 支持应该很简单。
