SK海力士探索与英特尔合作引入2.5D封装以强化HBM版图

英特尔当前主打的 2.5D 封装方案正是 EMIB，通过在封装基板中嵌入硅桥，实现多颗芯粒之间的高密度互连。SK 海力士希望将这一技术整合进其 HBM 产品线，推测重点是让新一代 HBM4 在结构与接口上满足 EMIB 集成要求，以便在其 AI 芯片客户选择英特尔晶圆厂进行下一代加速器先进封装时无缝对接。

此前有报道指出，英特尔小尺寸硅桥 EMIB 方案，包括带嵌入式金属绝缘金属电容的 EMIB‑M，以及带硅通孔（TSV）的 EMIB‑T，在逻辑芯片之间以及逻辑芯片与 HBM 之间提供了成本相对较低、岸线密度极高的互连路径。不过，到目前为止，SK 海力士在高端 AI 封装上一直依赖台积电及其 CoWoS 2.5D 封装技术。随着 CoWoS 在产能与工艺复杂度层面逐步逼近极限，而客户开始主动寻找可替代的先进封装路径，EMIB 正在成为延续芯粒化路线的有力选项，有望在超越传统 830 平方毫米光罩面积限制的同时，实现更多方向上的扩展与堆叠。

SK 海力士的 DRAM 与 HBM 芯片主要由自家工厂制造，但公司本身并不涉足复杂的系统级先进封装，当前最前沿的封装形式是混合键合：将多片硅直接堆叠，并通过成千上万颗 TSV 完成垂直互连。在 AI 加速器场景中，厂商需要把这种 HBM 封装与 GPU/专用加速芯粒共同整合到一个大封装内，往往涉及十余个此类 HBM 封装一并打在同一基板上。这正是台积电 CoWoS 的用武之地，而接下来英特尔 EMIB 也将加入竞争，为同一类高密度系统级封装需求提供替代或并行方案。

目前外界尚不清楚首批基于 SK 海力士 HBM 与英特尔 EMIB 结合的产品何时问世。可以确认的是，双方在相关 2.5D 封装与接口标准上的联合研发已在推进，业内普遍预期在未来数个季度内有望看到初步成果或产品落地信号。