长鑫存储导入高K金属栅极技术：瞄准1a DRAM节点 2031年月产能或达80万片

随着DRAM器件尺寸持续缩小，传统二氧化硅绝缘层会因厚度过低而逐步失效，电子可能通过量子隧穿效应直接穿过绝缘层，从而造成漏电。为解决这一问题，长鑫存储据称采用了以氧化铪等材料为代表的高介电常数材料，取代传统硅基绝缘层。

所谓“高K”中的“K”，指的是材料的介电常数，也就是其储存电荷和提供电绝缘能力的指标。相较于二氧化硅，氧化铪拥有更高的介电常数，因此能够在相同电压下容纳更多电荷，并在维持有效绝缘的同时支持进一步缩小器件尺寸。

HKMG方案的另一项关键变化，是以定制化金属栅极堆叠替代传统多晶硅栅极。此举能够消除“多晶硅耗尽效应”所形成的电学死区，避免其对器件效率造成影响。对于由海量存储单元组成的DRAM阵列而言，这一改进尤为重要：每个存储单元通常由一个晶体管和一个电容构成，前者负责开关控制，后者负责保存电荷。

在实际效益方面，高K金属栅极技术不仅有助于抑制漏电和随之产生的无效热量，还可改善功耗表现，并提升开关速度。由于金属栅极相比多晶硅栅极能够更快地切换晶体管状态，DRAM未来也有望实现更高的数据传输性能。

市场消息显示，长鑫存储正将该技术应用于G4代DRAM制程以及LPDDR5X产品。外界普遍认为，其G4制程对应约1z级节点；若HKMG技术已在这一阶段落地，则意味着公司正接近向更先进的1a级节点演进。与此同时，长鑫存储也在开发下一代15nm级G5 DRAM制程，进一步显示其工艺路线正在加速推进。

在高带宽存储器领域，长鑫存储据称已利用18nm级G3 DRAM制程进入HBM2E的风险生产阶段。HBM2E属于第三代高带宽内存产品，而基于G4制程的HBM3样品也已开始提供。此外，该公司DDR6内存芯片已完成研发验证，距离后续量产又迈进一步。

面对长鑫存储的技术推进，三星电子、SK海力士和美光等传统DRAM巨头也在加紧布局更先进的D0a级亚10nm节点，并将目光投向3D DRAM和4F²存储单元架构。后者通过将单个存储单元中的晶体管与电容由横向排列改为垂直堆叠，缩减单元占用面积。按照4F²架构的定义，单元面积可压缩至最小特征尺寸平方的4倍，并由两条位线和两条字线组成；位线和字线则是用于控制存储单元内晶体管的关键互连结构。

除技术路线升级外，长鑫存储也正大幅扩充制造能力。其当前月产能约为20万片晶圆，目标是在今年年底前提升至30万片/月，其中面向HBM的产能预计约为5万片/月。

据悉，长鑫存储正在上海和合肥建设两座新工厂，建成后总月产能有望提升至60万片晶圆。按照相关预测，公司可能在2030年前后于产量规模上超过美光。

更长远来看，长鑫存储在2026年至2031年期间的月产能预计将以每年约10万片晶圆的速度增加，并在2031年达到80万片/月。这意味着，其DRAM产能相较2024年或将实现超过5倍的增长。