台积电A14节点终结SRAM微缩八年停滞 存储单元面积首降19%
摘要：
作为全球规模最大、工艺最先进的半导体制造商，台积电在SRAM微缩方面的进展已停滞多年。自2020年N5 5纳米工艺量产以来，6T SRAM存储单元的面积一直停留在约0.021平方微米。逻辑元件的晶体管密度持续提升，存储器却没能跟上同样的步伐。随着计划于2028年投产的A14节点登场，这一局面有望被打破：
台积电的6T SRAM存储单元预计将缩小至0.017平方微米，降幅约19%。这意味着台积电已在相关技术上取得突破，并准备借助A14节点将其推向大规模量产。
目前台积电正在进行试产，以评估该节点的可行性，同时让客户在台积电的生产环境中检验自身设计的实际表现。A14节点的推进节奏颇为乐观，由于早期进展顺利，时间表已有所提前。如果试产持续顺畅，未出现重大良率或生产问题，风险试产将于2027年启动，随后在2028年进入大批量生产。若明年不出现明显障碍，台积电甚至可能将量产时间再提前几个月。
与近期宣布量产的N2 2纳米节点相比，A14工艺在同等功耗下可提供最高15%的速度提升，或在同等频率下实现最高30%的功耗下降。台积电还宣称逻辑密度提升20%，SRAM密度提升19%。这一进展意义不小：逻辑电路与存储器如今都能以更大的代际跨度实现有效微缩，与10纳米以下时代的情形形成鲜明对比。A14节点将率先在台积电位于台湾的总部厂区导入，公司计划于2028年在该地启动量产。
