美国宾夕法尼亚州立大学光电材料中心（Electro-Optics Center Materials Division：EOC）的研究人员最近成功地在4英寸（100mm）大小的基体上制成了石墨薄膜，这种石墨薄膜是由碳原子组成的平面薄膜，薄膜的 厚度极薄，只有1-2个碳原子的厚度，相比传统外延生长出来的硅膜，石墨薄膜内部的碳原子组织结构能够极大地提高电路的电性能，电路的运行速度可达硅电路 的100倍。  
由于在硅基体上直接生成石墨薄膜时，很难保证薄膜内部碳原子结构的一致性，因此过去科学家制造石墨电路的方法一般是先在石墨薄片上制造电路，然后再将这些石墨薄片用特殊的方法粘合到基体上，人们把这种石墨电路形象地称为压片石墨（Flaked Graphene）.不过这次EOC的科学家则使用了一种名为“硅升华”（ silicon sublimation）的工艺技术，这种技术能将基体表面硅碳化合物中的硅元素移除，这样便能直接在基体的表面生成一层纯净的石墨薄膜。

不过“硅升华”制造技术并不是EOC的首创，前人也曾经使用类似的技术制出过石墨薄膜，但EOC是首次在4英寸大小的基体上制出石墨薄膜的团体。除了这次使用的硅升华技术之外，EOC还在研制其它的石墨薄膜制造工艺，以便能够将这些工艺应用到8英寸（200mm）基体上。

CNBeta编译
原文：electronista