JEDEC 固态技术协会是为微电子行业制定标准的组织，该协会今天宣布，备受期待的下一版高带宽内存 (HBM) DRAM 标准 HBM4 即将完成。HBM4 在设计上超越了目前已发布的 HBM3 标准，旨在进一步提高数据处理速率，同时保持更高的带宽、更低的功耗和更大的单晶片和/或堆栈容量等基本特性。
这些进步对于需要高效处理大型数据集和复杂计算的应用至关重要，这些应用包括生成式人工智能（AI）、高性能计算、高端显卡和服务器。
与 HBM3 相比，HBM4 将使每个堆栈的通道数增加一倍，物理占用空间更大。为支持设备兼容性，该标准确保单个控制器在需要时可同时使用 HBM3 和 HBM4。不同的配置需要不同的接口形式，以适应不同的占用空间。
HBM4 将指定 24 Gb 和 32 Gb 层，并提供支持 4 层、8 层、12 层和 16 层 TSV 堆栈的选项，委员会已初步同意最高 6.4 Gbps 的速度，并正在讨论更高的频率。
