返回上一页  首页 | cnbeta报时: 03:06:27
台积电首次公开2nm工艺细节:性能提升15%、功耗降低35%
发布日期:2024-12-16 00:31:38  稿源:快科技

IEDM 2024大会上,台积电首次披露了N2 2nm工艺的关键技术细节和性能指标:对比3nm,晶体管密度增加15%,同等功耗下性能提升15%,同等性能下功耗降低24-35%。

台积电2nm首次引入全环绕栅极(GAA)纳米片晶体管,有助于调整通道宽度,平衡性能与能效。

新工艺还增加了NanoFlex DTCO(设计技术联合优化),可以开发面积最小化、能效增强的更矮单元,或者性能最大化的更高单元。

此外还有第三代偶极子集成,包括N型、P型,从而支持六个电压阈值档(6-Vt),范围200mV。

通过种种改进,N型、P型纳米片晶体管的I/CV速度分别提升了70%、110%。

对比传统的FinFET晶体管,新工艺的纳米片晶体管可以在0.5-0.6V的低电压下,获得显著的能效提升,可以将频率提升大约20%,待机功耗降低大约75%。

SRAM密度也达到了创纪录的新高,每平方毫米约38Mb。

此外,台积电2nm还应用了全新的MOL中段工艺、BEOL后段工艺,电阻降低20%,能效更高。

值得一提的是,第一层金属层(M1)现在只需一步蚀刻(1P1E)、一次EVU曝光即可完成,大大降低了复杂度、光罩数量。

针对高性能计算应用,台积电2nm还引入了超高性能的SHP-MiM电容,容量大约每平方毫米200fF,可以获得更高的运行频率。

按照台积电的说法,28nm工艺以来,历经六代工艺改进,单位面积的能效比已经提升了超过140倍!

我们在FebBox(https://www.febbox.com/cnbeta) 开通了新的频道,更好阅读体验,更及时更新提醒,欢迎前来阅览和打赏。
查看网友评论   返回完整版观看

返回上一页  首页 | cnbeta报时: 03:06:27

文字版  标准版  电脑端

© 2003-2024