北京大学团队开发出全球首款无硅芯片，比英特尔和台积电最新3纳米芯片快40%，能耗还低10%！这一划时代成果2月14日发表在《自然-材料》上，被誉为"迄今为止速度最快、能耗最低的晶体管"，有望帮助中国实现芯片技术的"换道超车"，彻底重塑全球半导体产业格局。

芯片世界的新"黑马"

长期以来，芯片行业一直被一个魔咒所困扰——你要么选择高性能，要么选择低功耗，很难两者兼得。就像一辆跑车，速度越快，油耗通常也越高。但北京大学彭海琳教授团队打破了这个魔咒。

如果芯片创新基于现有材料被视为“走捷径”，那么我们开发的二维材料晶体管就相当于“换道超车”。彭海琳教授在接受采访时这样形容他们的突破。

这项技术最令人震惊的是什么？它完全抛弃了传统芯片的基础材料——硅，转而采用铋（Bismuth）基材料构建晶体管。这就好比汽车行业突然不用汽油，而是发现了一种全新的能源。

硅时代的终结？

自1960年代以来，硅一直是芯片的基础材料。英特尔创始人戈登·摩尔提出的著名"摩尔定律"——芯片上的晶体管数量大约每两年翻一番——驱动着整个产业不断前进。但这个"定律"正在失效。

为什么？

想象你正在把一块巧克力切成小方块。最初很容易，但当你想切得更小、更小时，刀子的精度就成了问题。同样，随着晶体管尺寸不断缩小，硅基芯片遇到了三大难题：

1、短沟效应：晶体管变得太小，栅极难以有效控制电流；

2、量子隧穿：电子开始"穿墙而过"，导致漏电增加；

3、功耗墙：微缩带来的功耗飙升，让芯片像小火炉一样发热。

当工艺进入3纳米节点以下（一根头发丝直径的约2万分之一），这些问题就变得不可逾越了。

二维材料的逆袭

那么彭海琳团队是如何突破这些限制的？

秘密武器是一种叫做Bi₂O₂Se（硒氧化铋）的二维材料。什么是二维材料？就像一张纸——它虽然有长和宽，但厚度可以忽略不计，这就是"二维"的概念。

最神奇的是，这种材料只有几个原子厚！

团队采用了一种全新的晶体管架构——全环栅场效应晶体管（GAAFET）。如果说传统晶体管像是水流通过一个平面管道，而近年流行的鳍式场效应晶体管（FinFET）像是水流通过一个凸起的鳍片，那么GAAFET就像是水流完全被管道包围，控制更精准。

这就像从高楼大厦转向连接桥梁的设计，让电子流动更顺畅。

让数据"飞"起来

具体来说，这种新型晶体管有何神奇之处？

1、超薄沟道：仅1.2纳米厚，相当于几个原子叠加的厚度；

2、完美界面：Bi₂O₂Se与栅氧化物Bi₂SeO₅之间形成"天然"平滑界面，几乎没有缺陷；

3、极低工作电压：仅需0.5伏特，远低于硅基芯片的要求；

4、超高电子迁移率：高达280 cm²/Vs，电子"畅行无阻"。

通俗点说，这就像把崎岖不平的乡间小路变成了光滑的高速公路，电子在其中几乎无阻力地流动，就像"水流过光滑的管道"。

研究团队已经用这种晶体管构建了基本的逻辑单元，如非门、与非门和或非门，证明了它在实际计算中的应用潜力。

突破重围的"换道超车"战略

值得注意的是，这项研究不仅是技术的进步，更是一种战略突围。

众所周知，先进芯片制造受到严格的出口管制。彭教授坦言："虽然这条路是出于当前制裁的必要性，但它也迫使研究人员从全新的角度寻找解决方案。"

这种方法不是在现有技术道路上追赶，而是开辟全新赛道，实现"换道超车"。当你被堵在高速公路上时，有时下高速走小路反而更快到达目的地。

现实挑战与未来展望

当然，从实验室突破到大规模生产还有很长的路要走。

目前的挑战包括，如何实现晶圆级大规模制造，如如何与现有硅基工艺兼容，如何控制生产成本和良品率。

不过，北京大学团队已经展示了晶圆级单片三维集成（M3D）的可能性，这为未来大规模生产提供了希望。

而且彭海琳教授团队并非初出茅庐。近年来，他们已在《自然》系列期刊上发表了多篇重要论文，包括2023年报道的世界首例外延高κ栅介质集成型二维鳍式晶体管。这次的二维环栅晶体管是他们研究的进一步突破。

一场即将到来的革命？

如果说20世纪是硅的时代，那么21世纪会是二维材料的时代吗？

这项研究可能预示着芯片技术的一场根本性变革。全球半导体巨头如英特尔、台积电和欧洲微电子中心（IMEC）都在争相研发二维环栅晶体管，但北京大学团队却率先取得了突破性进展。

"这表明二维环栅器件的性能和能耗上优于先进硅基技术，"彭教授表示，"它满足国际器件和系统路线图（IRDS）对埃米节点的算力与功耗要求。"

简而言之，这不只是一个中国团队的成功，而是可能改变整个产业未来的技术飞跃。

就像蒸汽机引领了第一次工业革命，内燃机引领了第二次工业革命，硅基芯片引领了信息革命一样，这种新型铋基二维芯片会引领下一轮科技变革，推动人工智能、量子计算等前沿领域快速发展吗？

技术的道路总是充满不确定性，但有一点是确定的：芯片的未来已经不再只有一条路，让我们拭目以待。

参考文献：

Tang， J.， Jiang， J.， Gao， X.， Gao， X.， Zhang， C.， Wang， M.， Xue， C.， Li， Z.， Yin， Y.， Tan， C.， Ding， F.， Qiu， C.， Peng， L. M.， & Peng， H. (2025). Low-power 2D gate-all-around logics via epitaxial monolithic 3D integration. *Nature Materials*. DOI: 10.1038/s41563-025-xxxxx-x