据日媒报道，台积电已经在10nm FinFET工艺上迈出了“产品验证”的重要的一步。在上月于旧金山召开的“第52届设计自动化研讨会”（Design Automation Conference）上，这家制造商展示了一颗四核Cortex A57概念验证产品。有关这款产品的细节仍有待披露，因为该公司并未给出实际或预期的工作频率。

台积电设计与技术平台部门副主管Willy Chen谈论了该公司“从16nm到16nm+”工艺的流程，称之可因Fins形状的改变而提升性能，然后再是10nm的制程。在10nm节点上，晶体管密度将达到原16nm设计的110%。

这家台湾芯片制造商此前已携ARM作出了联合公告，表明了它们从16nm到10nm工艺的生产愿景。

台积电基础设计与市场营销部门高级总监Suk Lee近期也透露了更多有关10nm制程将于今年晚些时候完成验证、并从2017年开始量产出货的消息。

该声明表明该公司仍在朝着这个目标继续努力。

[编译自：TechReport , 来源：Nikkei , via]