西部数据（WD）于今日宣布其已开始生产业内最密集的 3D NAND 闪存芯片，堆叠达到了 64 层。当然，每单元存数比特位数也从 2 增加到了 3（说白了就是从 MLC 变成了 TLC）。西数及其合作伙伴东芝将其“垂直 3D 堆叠技术”称作 Bit Cost Scaling（简称 BiCS），而西数方面也已开产首批 64 层 @ 512 Gb 的 3D NAND 芯片。

上图来自东芝

其生产过程与摩天大楼的建造类似，能够在较小的地面上组合出密集的结构，使得每 Gb 的成本效益更加明显。此外，这项技术还增加了数据可靠性、以及固态存储是速度。

3D NAND 让制造商们可以克服 NAND 闪存的物理限制，因为随着晶体管尺寸接近 10nm，其进一步收缩的能力将迅速消散。

西数 BiCS 3D NAND 闪存结构图（64 层堆叠）

最新 3D NAND 闪存已经用到了一片外形如同口香糖般大小、但容量高达 3.3 TB 的固态硬盘（SSD）驱动器上。如果采用 2.5 英寸的外形，其容量更可轻松超过 10 TB 。

除了三星和东芝，英特尔和镁光也在生产 3D NAND 产品。

三星是首家宣布量产 3D 闪存芯片的企业（2014 年），其技术被命名为 V-NAND，起初只堆叠了 32 层，但也将存储位元从 MLC 改进到了 TLC。所以其 TLC 产品的容量（128 Gbits / 16 GB）比东芝初代 48 层 NAND 芯片还要高）。

西数于 2016 年 7 月首次向公众展示了其 64 层 3D NAND 技术，新芯片已于日本四日市制造工厂开始试产，该公司计划在 2017 年 下半年开始量产。

[编译自：Computer World , via：Western Digital]