尽管JEDEC（固态存储协会）的DDR5标准尚未定案，Cadence（铿腾）和美光已经开始研发16Gb容量的DDR5产品，并计划在2019年底量产。事实上，早在今年5月，Cadence就展示了首款DDR5内存验证模组，DRAM来自美光，接口层自研，采用台积电7nm工艺，数据率可达4400MT/s，也就是频率高达4400MHz。

根据美光的最新说法，其16Gb DDR5芯片会在2019年底量产，基于18nm以下工艺，这就意味着，搭载DDR5内存模组的系统最快2020年面世。

按照进度，JEDEC有望年底公布DDR5最终规范，起步频率4800MHz，最高6400MHz。其它规划中的变化还有，电压降低、每通道32/40位（ECC）、总线效率提高、增加预取的Bank Group数量以改善性能等。

由于AMD要支持AM4接口到2020年，看来已经做好技术预留了？