早期致力于成为 Vulkan 加速器的 Libre-RISC-V 项目，已经变成了决定采用 OpenPOWER ISA（而不是 RISC-V）的 Libre-SoC 。项目领导人依然是 Luke Kenneth Casson Leighton，他在本周的 OpenPOWER 峰会和 X.Org 开发者大会（XDC 2020）上发表了对于 Libre-SoC 的最新设想，希望在两大平台上都实现 100% 开源的 SoC 设计支持。

硬件方面，其采用了与 RISC-V 规划初期相似的 CPU / GPU 混合架构。尽管现在以 OpenPOWER 为基础，但仍具有针对图形工作负载而优化的新矢量指令。

团队在 Libre-SoC 上的持续努力，很大程度上要归功于 NLnet 的资助、以及 OpenPOEWR（而不是 RISC-V）—— 因为后者已因私密邮件列表和其它透明度问题等困扰而被放弃。

尽管仍处于早期设计阶段，但 Libre-SoC 首先将致力于 FPGA 方案的实施，同时致力于弄清楚让 OpenPOWER 更适合图形工作负载所需的 ISA 扩展。

（PDF 传送门）

Libre-SoC 项目的终极目标，是成为可大批量制造、且具有低功耗特性的嵌入式 SoC 应用场景，适合于上网本、平板电脑、智能手机、以及物联网等小型设备。

该 SoC 的特点是没有数字版权保护（DRM）的限制，且做到了 100% 开源。此前团队已达成 720p @ 25FPS、以及 5~6 G-Flops 的算力目标。至于项目转型后会有怎样的变化，仍有待时间去检验。