华为新一代昇腾950 AI加速器实物图日前首次曝光，展示了公司自研芯片与自研高带宽存储器（HBM）的封装形态。这款芯片将华为首代自研HBM与新一代AI加速单元集成在同一封装之中，定位面向大规模算力集群，通过系统规模和集群密度来参与竞争，而不是单颗芯片性能“硬刚”英伟达等对手。

华为此前已宣布，昇腾950系列计划于2026年初正式推出，将至少包含两个型号。

报道显示，昇腾950系列中，950PR版本集成了128 GB华为自研HBM，带宽约为1.6 TB/s；而950DT版本则将容量提升至144 GB，并将带宽大幅提升至接近4 TB/s。两款芯片的算力目标均为单卡1 PetaFLOPS级FP8性能、2 PetaFLOPS级FP4性能，面向当前主流大模型推理与训练场景。华为在整体策略上更强调高密度封装与高效互连网络，通过在机柜和数据中心层面提升算力与互联效率，来抵消单芯片性能上的差距。

在制造工艺方面，文章指出目前尚无官方确认的制程节点信息，但业界普遍预计昇腾950极有可能采用中芯国际最新的N+3工艺，这一工艺被归类为5 nm级别节点。中芯国际此前已经宣布，其N+3节点已在不依赖EUV设备的情况下实现量产，而首个公开客户正是搭载麒麟9030 SoC的华为终端产品。在此背景下，作为华为战略级AI加速产品，昇腾950采用同一节点被视为“顺理成章”的推断。

从实物图观察，昇腾950采用多芯片封装设计，核心为两个计算芯片裸片，并搭配额外两块疑似I/O与网络相关的芯片裸片，共同构成一个多芯片模块（MCM）。这些I/O与网络芯片被认为负责将加速卡连接到更大规模的SuperPoD和SuperCluster集群中，通过新一代“灵渠（Lingqu）”互连协议和光互连技术，实现数十万张昇腾950卡的高带宽互联。在裸片周围分布的一圈封装结构外观上类似“LPDDR/HBM混合形态”的模组，被推测为华为自研HBM封装，极有可能以独立封装形式生产，再在系统级封装中堆叠集成到加速器基板上。

整体来看，昇腾950的设计路线与英伟达Blackwell等高端GPU有一定相似之处，均通过双芯片封装在单卡上叠加更多算力，并依托高带宽HBM与专用互连协议构建大规模算力集群。不同之处在于，华为在当前阶段更加突出“规模取胜”的思路，希望通过密集封装、多卡互联和超级集群方案，在数据中心与AI云算力市场中形成可替代性方案，同时强化本土供应链的自主可控能力。