该技术拥有一系列硬件机制，可将原始程序拆分成大量子线程，并在一套经过改良的多核心系统中运行。这套系统的主 要机制包括：支持不同版本、检测线程间串扰、重组原始执行次序、检查架构状态、处理恢复错误拆分。

如果可能的话，未来的处理器内核将会集成一个新的硬件单元，称为“内部核存储一致性模块”(Inter-Core Memory Coherency Module/ICMC)。

Intel声称，根据SPEC2006测试，这种软硬件结合的新技术相比于此前的纯硬件机制在整体性能上可以提升10％，加入所谓的“微 小核心”(tiny-core)机制后单线程性能更是平均大幅提升41％，部分程 序的速度甚至达到了原来的2.6倍。

考虑到Intel已经推出48核心处理器，Larrabee图形 芯片也会采用大量x86核心，这种多核心单线程优化技术还是很有用武之地的，而且值得一提的是，AMD下一代处理器架构“推土机”(Bulldozer)也有 着类似的设计理念，每两个核心被紧密联系在了一起。

不过现在Anaphase还只是一个试验性项目，如何集成到多核心处理器中还正在进一步研究之中。